
(54) NON-VOLATILE MEMORY DEVICE

(11) 58-215794 (A) (43) 15.12.1983 (19) JP (21) Appl. No. 57-98307 (22) 8.6.1982 (71) TOKYO SHIBAURA DENKI K.K. (72) NORIYUKI TANAKA (51) Int. Cl<sup>2</sup>. G11C17/00,H01L27/10,H01L29/78

PURPOSE: To decrease the number of times of replacement of a memory and to improve the reliability, by splitting a non-volatile memory having a storage capacity of plural times of that of a system to each block and providing an exclusive location of the number of times of write for each unit block.

CONSTITUTION: A storage area of an EEPROM having a capacity ≥2 times the capacity requested to the system is splitted to blocks 1 and 2, and the direction of split is taken in the direction of word arrangement. Exclusive locations 3, 4 to store the number of times of program write to the corresponding memory are allocated to the blocks 1, 2 respectively, and the number of bits of each location corresponds to the limit value of the number of times of program write of the corresponding memory. When the number of times of program write of the block 1 reaches a specified value, the block is used switchingly. Whether or not the number of times of write reaches the specified value is discriminated with a count value stored to the locations 3, 4.



a: direction of bit, b: direction of word

# ① 日本国特許庁 (JP)

10 特許出願公開

# <sup>®</sup>公開特許公報(A)

昭58-215794

Int. Cl.<sup>3</sup>
 Int. Int. Cl.<sup>3</sup>
 Int

識別記号 101

庁内整理番号 6549—5B 6655—5F 7514—5F

❸公開 昭和58年(1983)12月15日

発明の数 1 審査請求 未請求

(全 5 頁)

### タ不揮発性メモリ装置

20特

願 昭57-98307

②出 願 昭57(1982)6月8日 ②発 明 者 田中宜幸 切出 類

芝浦電気株式会社青梅工場內 人 東京芝浦電気株式会社

青梅市末広町二丁目9番地東京

川崎市幸区堀川町72番地

①代 理 人 弁理士 猪股清

外3名

明 細 名

1. 分明の名称 不提発性メモリ語の

#### 2. 谷許湖水の福田

£

は気的にプログラム可能な不得発性メモリ袋優にかいて、当該メモリ袋園が用いられるシステムに必要な記憶等最を有する単位プロックの記憶エリアを複数値え、一の単位プロックが当該メモリ袋風に規定されたプログラム券込回数に連したとき他の単位プロックに以当該単位プロックへのプログラムが込回数を記憶する専用ロケーションが設けられていることを特徴とする不能発性メモリ袋園の

## 3. 発明の辞組な規明

# [ 深明の技術分野]

本福州は不澤島性メモリ義設、特に派気的にプログラム可能な半導体不澤発生メモリ義隆に関する。

## [発明の技術的背景とその問題点]

半導体不振発性メモリはMOS形PETを利用 して蓄積値荷の量により2値情報を配慮させるよ うにしたもので、値楽成圧を印加しなくても配置 内容を保持できるという呼吸を有する。

かかる不復発性メモリには程々のものがあるが、 今までのところ、いわゆるUV-EPROM( Ultra Violet-Erasable &Programable ROM) が多く使用されている。このUV-EPROMは記 健内容を消去するのに紫外線を照射して行うもの であるが、浮込み、消去に誤しては回路から取外 さなければならないという不認合がある。

そこで最近脚光を浴びているのがEEPROM
(Stectrically Brassble & Programable
ROM)である。このEEPROMは実験の状態のまま別途設けたび込み、併去袋屋により自由に併去番込みを行うことができるという長所を有しているため、紀惺内容の実更が頻発するようなシステム、例えば金銭登録機などには後週である。

一方、EEPROM は流常のスタティックRAM

-593-

#### 時間昭58-215794 (2)

と組み合わせて解成される不揮発性RAMにも用いられる。この不揮発性RAMは同容量のスタティックRAMとEEPROMとで構成され、延順投入中において通常のRAMとして物作させ、遅頑のしゃ断値前にスタティックRAMに格納されている内容を一旦EEPROMへ移してそのまま保持しておき、減減の再投入後にEEPROM側から再びスタティックRAMへ戻すようにして不懈発性を確保するものである。

!!!

.[

かかる EEPROMが有する間遅点は、書込みに譲して高電圧を印加する必要があるため配憶内容の変更、すなわちブログラム回数が削限されることである。 現在のところ、ブログラム回数の限度は一般に 1000~100回程度であるとされている。使用に減してはこの削限回数を絶対に守らなければならない。 限度を越えた場合の配復内容はその信頼性において全く保証の限りではないからである。

ここで、EEPROMの物作原規ならびにプログ ラム回数が制限される現由について説明する。第

13のは位を0(V)に戻し、プログラム動作を終 了する。この状態ではフローティングダート12の は位は負の退位となつている。菓子を構造してい るからである。

次に、預去する場合(第1図(b) 参照)について述べる。まず、このセルはすでにブログラムされ、フローティングゲート12には電子が捕獲されているものとする。第1 電極11を0〔V〕に固定し、フローティングゲート12を0〔V〕とし、第2電橋13に+Vの以圧を印加する。すると、フローティングゲート12と第2電極13との間に高電界が発生し、フローティングゲート12に補援されていた減子はトンネル効果によりSI 危峻所はを抜けて減2電橋13へ追い出される。補援電子が存在したくなつた状態で損去動作は終了し、第2電橋13を0〔V】に戻す。

以上からわかるように、フローティングゲート 12に低子が補援されて負の成位にたつている状態 がプログラム状態であり、その逆が消去状態であ る。とれら2つの状態がメモリ外隔での信号線理 1 図は代表的な E E P R O Mの 1 セルについての断面図であり、(a)はプログラムの替込時の状態、(b)は消去時の状態をそれぞれ示している。 第1 図にかいて、 P 形 S1 海板 IU上には第1 層ポリンリコンの減1 混械 I1、 第2 層ポリンリコンのプローティングゲート I2、 第3 層ポリンリコンの減2 電板 ( ( は込み、 消去用) が S IO L 起機 II と 4 と と を に 数けられている。 フローティングゲート I2 は 第1 後 11 と 第2 電 械 I3 との 例にフローティング ( すなわち、 浮遊) 状態で配促されている。

プログラムする場合(項1回(1) 参照)、第1元 項11を0(V)又はアース単位に固定し、第2個 仮13に正の高限位+Vを印加する。このとき、フローティングゲートにの定位も第2級優13との静 電路合により正の高低位・Vまで上昇する。する と、フローティングゲート12と第1級優11との間 に高域が発生し、トンネル効果により海1電極 11からフローティングゲート12に向つて減子が移 動し、その選子はフローティングゲート12に補機 される。電子が十分に補機された状態で第2環優

\* 1 \*, \* 0 \*化対応する。ただし、プログラム 状態が倫理\* 1 \*となるか、消去状態が\* 0 \*と なるかは一端的化は定まらない。周辺根域との機 係で決まるものだからである。

以上の EEPROMにかいて、プログラム自数が制限される原因はプログラムに関して第2 電積13 に高速圧を印加し、トンネル効果により第1 電福11からフローティングゲート12 間の SIO。 絶機 個を突抜けて おめするためにストレスが加わり、地球間が分化しまつからである。 なお、 既に 博込状態にある セルに は 込動作を行つても セルには それほどのストレスは加わらないので方化の発生剤合はきわめて 少ない。

このようなEEPROMをプログラムの変更がひんぱんに行われるシステムに使用した場合に記憶 内容をሰ失するおそれがあることは先に述べた歳 りである。従来ではシステムの使用期間等から適 当に利断し、しかるべき時期にEEPROMを交換するという対策を呼じていた。しかし、このような使い方には信頼性という面で不安が残り、妥当なものではない。すなわち、システムがユーザに出伏された後の形品の交換は好ましいことではなく、場合によつては交換が困難なこともありうる。また、交換に要する手間、費用も高額なものとなる。

#### 〔発明の目的〕

そこで、本発明は不輝発性メモリの交換回数を 核力成少し、信頼性を向上しりるメモリ装成を提供することを目的とする。

#### (条明の理解)

4 - 1775 - 186 (1-2g)

Ξ

上配目的を選成するために、本務期によるメモリ機関は、当該メモリが用いられるシステムに必要とされる記憶容量の複数倍の配慮容量を有する不揮条性メモリを用送し、このメモリを放配必要記憶容量ごとのプロックに記憶エリアを分割し、一の単位プロックが当該メモリに規定された所定のプログラム署込回数に達したとき他の単位プロ

ほど大きな心はない。したがつて、システム化必要とされる容量よりも入手できるEEPROMのI ナップ当りの容能がはるかに大きなことはよくあること である。そこで、このような余つた容量を有効に 利用することをも可能としたものである。

博2図はシステムに要求される容良の2倍以上の容損を有するBEPROMを用いた場合の例である。配値エリアは第1のブロック1と第2のブロック2とに分割されている。分割方向は沿方向に2分割とする。したがつて、単位ブロックである第1のブロック1、第2のブロック2はそれぞれシステムに要求される単位容良以上の容量を有している。

第1、42のプロック1,2にはそれぞれ当該 メモリに対するプログラム書込回数を格納してか くための専用ロケーション3,4が割当でられて いる。年用ロケーション3,4のピット数は当故 メモリのプログラム書込回数の限度値に対応する 故とし、対応するメモリセルを料当でて専用ロケ ーション3,4をそれぞれ構成する。 ックに風吹切換えるようにし、ブログラム省込回 故に達したことを知るために各単位プロックに当 は単位プロックへのプログラム者込回数を記憶す る年用ロケーションが及けられている点に特敵を 有する。

#### 〔発明の効果〕

かかる構成を有する本名明によれば、プログラム構込回数が限定回数に避するごとにメモリテップを交換する必要がなく、また各専用ロケーションにより限定回数を知ることができるので記録内容を得失するようなことがなく信頼性を確保しうる。

#### 〔飛明の実施例〕

以下、本発明を図示する実施的に基づいて評議 する。

まず、前提として、減近の半導体メモリはEE PROMに限らず、1ナップ当りの容量が急放に増加してきて知り、ナップ当りの価格は最短レベルではテップ当りの配復容量に比例するものではなく、小容量でも大容量でもチップ当りの単価はさ

次に動作を説明する。まず、契約すれば、最初 に第1のプロック1を用い、そのプログラムな込 回数が規定値に達すると、切換えて第2のプロッ ク2を使用する。第2のプロック2のプログラム 等込回数が規定値に適すると、当該88PROMは 交換しなければならない。

プログラム [4込回数が規定値に通したか否かは 専用ロケーション3、4 に格納されたカウント値 により知ることができる。 すなわち、予め専用ロケーション3 に初期値(例えば、0°)をセック クーション3 に初期値(例えば、0°)をセック ラムの書込みが発生するごとに専用ロケーシック 2 を現出してその格納値を1インクリメントも で、専用ロケーション3 以外の配置エリナでに で、専用ロケーション3 以外の配置エリナでで ログラムを書込む。なか、インクリメント動作を 先にするか、 質込みを先にするかは及計上の問題 である。

ところで、EEPROMICは1組単位で構去、各込 み(つまり、内容変更)が可能な第1のタイプと、 消去は全般でしかできず客込みのみ 1 紙単位に可能な第2のタイプとがある。

第1のタイプのEEPROMの場合、例えば第1のプロック1の使用中における未使用領域である。2のプロック2は1番単位で内容変更できるため念く劣化されない。したがつて、例えば当該EEPROMに規定されるプログラム回数が5000回とすると、第1のプロック1で5000回、第2のプロック2で5000回の合計10000回のプログラム変更が可能となる。

第2のタイプのEEPROMの場合、書込み時にかいては1語単位で行われるため劣化は生じないが、消去時には全暦(すなわち、第1、第2の词プロック1、2 川時に)行われるため、未使用個域である第2のプロック2も消去物作が行われるので減密にいえば若干の劣化はありうる。しかし 川去時の劣化は省込み時の劣化に比べて著しく少ないものである。例えば、当該 EEPROMに規定されるプログラム回数が5000回とすると、第1のプロック1で5000回、第2のプロック2で

うとする場合、そのストアする道前にRAM5の
パ用ロケーション8を読み出す。就出された専用ロケーション8の内容を1インクリメントしたの
ち何度専用ロケーション8に審込む。専用ロケーション8の更新されたら、RAM5の内容をEEPROMの第1ブロック1へそつくり書込む。このとき、専用ロケーション8の内容も専用ロケーション3に再込まれることはいりまでもない。

次に、再びRAM5を使用する場合には、EEP ROMの格納内容をそつくりそのままRAM5個 にお込む(リコールという。)。

とのようたプログラムの変更動作が規定函数に 選すると、次に使用される領域が第1のプロック 6、1の関係から7、2の関係に切換えられ、上 法と同様の動作が行われる。

以上の不復発性RAMについても、使用される EEPROMが構去、算込みに関して明述した第1 のタイプ、解2のタイプの場合を考認しなければ ならない。第1のダイブについては消去、春込み が1番単位で行われるので未使用領域の劣化は生 は第1のプロック1での情去動作を考慮して4000 回とすると、合計9000回のプログラム変更が 可能となる。

第3図は通常のRAMとEEPROMとを組み合せて得成した不得発性RAMに本発明を適用した例を示すプロック図である。第3図にかいて、5はRAMを示してかり、第1のプロックをと解2のプロックでのの第1プロック、第2プロックをよる。7はEEPROMの第1プロック、第2プロックをにせれれ対応する記憶容量を有しているものとする。また各プロックを1、7にはそれぞれ専用ロケーション8、9が設けられている。RAM5は通常のシステム動作にかいて、各種情報が得込まれたり、被出されたりするもので、例えばシステムの復渡のFF時にRAM5からその内容をEEPROM例へストプして保持する。

まず、減1のプロック6と1との関係で使用するものとする。専用ロケーション8には予め切別 値(例えば<sup>1</sup>0 <sup>1</sup>)にセットされる。いま、RAM 5からその格別内容をBEPROM何へストアしよ

じないから考えたくてよい。 第2のタイプの場合、 若干の劣化があるが、プログラム回数の限度値を 少な目に設定すれば問題はない。 最も間温となる のは、消去、等込みのいずれも金暦で行われるよ うな場合である。 そのような場合にはRAM5の 未使用領域である第2のプロック6の金でに返 \* 0 \*を書込んでおき、ストア時にこの\* 0 \*を 等込むようにしておくことで劣化を抑制すること ができる。

#### (発明の変形例)

(1) 上述した各実施例ではプログラムの行込み 発生低に専用ロケーション3,4又は8,9の内 容を顧及1インクリメントすることで更新するも のとしたが、予め初別値として当該88PROMC 保証される最大プログラム自数をプリセントしてか き、プログラムの変更形にその内容を1 デクリメ ントするようにしてもよい。そのようにした場合、 当該 E B P R O M は 残り何 回 プログラム変更が 可 紹 かを知ることができる。また規定プログラム 回数 に達した場合に何らかの表示(例えば、C R T デ

# 時間昭58-215794 (5)

イスブレイ、ランブに投示する等)を行なつて知らしめるようにしたり、情報の消失を復稿的に防止するためにプログラムの変更を禁止するようにしてもよい。

(2) EEPROMは2分割するものとして説明したが、記憶すべき情報とEEPROM1チップ当かの容量との関係により、さらに3分割、4分割と複数に分割してもよい。その場合には上記した実施例の存成を分割数に応じて増加させればよい。

(3) また、E E P R O Mは I ナップであるとの前 規で説明したが、それぞれ独立した E E P R O Mを 複数用い、各ナップを本築明にいりブロックと対 心させて構成してもよい。その場合には、所去、 構込みを単独にすることができるので、未使用優 域の劣化を防止することが可能となる。

## 4. 図面の簡単な説明

第1回は一般的な88PROMの1セルについての所面図で、山はブログラムの普込状態、砂は得去状態を示す図。

第2図は本発明によるメモリ装成の実施例を示すプロック図、

類3図は他の実施例を示すプロック図である。
1…第1のプロック、2…第2のプロック、
3…専用ロケーション、4…専用ロゲーション、
5…RAM、6…第1のプロック、7…第2のプロック、8…専用ロケーション、9…専用ロケーション。

出願人代理人 绪 股 清

# 第 1 図

